Les processeurs
Un article de DEESWIKI - Cours de DEES Gratuit.
Sommaire
|
Architectures CISC
L'architecture CISC (Complex Instruction Set Computer, ou «ordinateur à jeu d'instructions complexes») est très prisé des architectures de type x86 ( Pentium, AMD, Cyrix, ... )
Sur ce type de processeurs les instructions complexes sont cablés à meme le processeur, imprimées sur le silicium, rendant le coût de fabrication plus élévé. Les intructions imprimés sont généralement difficiles à créer à partir d'insctructions de base. Jusqu'à 400 insctructions peuvent être imprimé sur le processeurs.
Il faut savoir que les processeurs basé sur l'architecture CISC ne peuvent traiter qu'une seul instruction à la fois. De plus celle ci étant de longueurs variables, l'insctruction prend parfois plus d'une cycle horloge afin d'exécuter une instruction les rendant plus lentes à l'execution.
Rappels sur les architectures 16 et 32 bits. Le 68040
Les microprocesseurs traitent les informations par paquets de bits. Une architectures 16 bits traitent donc les informations par paquet de 16 bits, de meme qu'une architecture 32 bits les traitent par paquet de 32 bits. Il y a donc une différence considérable entre ces différents type d'architecture.
Cependant, afin de profiter de ce type de traitement, les programmes doivent etre écrit pour les architectures en question, à savoir, en langage 16 bits, 32 bits ou 64 bits.
Les signaux
Afin de gérer les différents unités du processeur dont le but est l'exécution d'une insctruction, des signaux électriques ( signaux de commande ) sont envoyés. Les signaux de commande sont envoyé à l'aide d'un élément : le séquenceur.
Les échanges synchrones avec les Circuits externes
Lors d'un échange synchrone, le rythme des échanges est défini et ne change pas. Ainsi, une fois la phase d'adressage terminée, la phase d'échange de donnée commence et s'arrête automatiquement au bout d'un temps fixé.
Les caches
Un cache, également appelé antémémoire ou mémoire tampon est une zone mémoire placée entre deux composantes possédant des vitesses différentes. Son but est de réduire les délais d'attende des informations stockés en mémoire vive.
Afin de traiter un grand nombre d'information en un temps très réduit, la mémoire du processeur se doit d'etre particulièrement rapide. Cepedant, sont coût ne permet pas d'étendre ce type de mémoire à d'autre utilisation. C'est ainsi que les "caches" rentrent en jeux. Il ont pour but de jouer le role de passerelle entre les mémoires rapides du processeur et les mémoires plus lentes.
Il existe plusieurs niveaux de mémoire cache :
- Cache L1 ( La mémoire cache de premier niveau ) intégrée à meme le processeur, les caches L1 ont une rapidité proche de celui des registres du processeurs. Le Cache L1 se divise en 2 parties :
- Le cache d'instructions : qui contient les instructions issues de la mémoire vive décodées lors de passage dans les pipelines.
- Le cache de données : qui contient des données issues de la mémoire vive et les données récement utilisées lors des opérations du processeur.
- Cache L2 ( La mémoire cache de second niveau ) est située entre le processeur et la mémoire vive. Il est plus rapide que la mémoire vive et moins que le Cache L1.
- Cache L3 ( La mémoire cache de troisième niveau ) est située au niveau de la carte mère.
Sans Les Caches, le processeur ne pourrait travailler correctement dû au fait que les informations traités par celui ci, ne pourrait etre stocké en mémoire vive, suffisement rapidement. Les Caches servent donc à désorgeorger le traitement des informations afin de les faires circuler plus rapidement d'une coposante à une autre.
Il sagit donc de réduire les temps de latence des différentes mémoires lors du traitement et du transfert des informations.
Pendant que le processeur travaille, le contrôleur de cache de premier niveau peut s'interfacer avec celui de second niveau pour faire des transferts d'informations sans bloquer le processeur. De même, le cache de second niveau est interfacé avec celui de la mémoire vive (cache de troisième niveau), pour permettre des transferts sans bloquer le fonctionnement normal du processeur.
Le PMMU
Le PMMU ( Paged Memory Management Units) est une Unité de gestion de la mémoire paginée, sous la forme d'un circuit intégré.
Les modes d'adressage
Les modes d'adressage : absolu, indirect, basé, indexé sont réalisés en une seule instruction.
Les instructions
Les instructions sont divisées en 4 classes principales :
instructions de transferts de données
instructions arithmétiques et logiques
instructions de transfert de contrôle
instructions flottantes
Les exceptions
Application
Le 80486 et le pentium
Les signaux
Principes de fonctionnement
Les échanges
Les interruptions
Les principes le ['adressage
Les protections
Le principe de la commutation de tâches
Le jeu d'instruction
Les modes d'adressage
Applications
Architectures RISC
Les processeurs à architecture RISC (Reduced Instruction Set Computer, ou «ordinateur à jeu d'instructions réduit») n'ont pas de fonctions supplémentaires câblées.
Les programmes doivent donc avoir des instructions simples que le processeur peut interpréter. La programmation est donc plus difficile et nécessite un compilateur plus puissant.
De part le nombre réduit d'insctruction imprimé ce type d'architecture est donc moins chère à fabriquer et les instructions, plus simples, nécessite qu'un seul cycle d'horloge pour etre executer. l'exécution des programmes devient donc plus rapides que les processeurs basés sur l'architecture CISC.
L'avantage de ses processeurs est qu'ils peuvent traiter simultanément et parallèlement plusieurs instructions.
Historique
Les contraintes
Révolution
Les précurseurs
RISC d'après BERKELEY et STANDFORD
La recherche actuelle
Les principes fondamentaux
La méthodologie
Les jeux d'instructions
Les architectures
Les différents processeurs RISC
PowerPc
